| 标准号 | GB/T 43536.2-2023 关注 |
| 中文名称 | 三维集成电路 第2部分：微间距叠层芯片的校准要求 |
| 英文名称 | Three dimensional integrated circuits—Part 2:Alignment of stacked dies having fine pitch interconnect |
| 发布日期 | 2023-12-28 |
| 实施日期 | 2024-04-01 |
| 全文上线日期 | 2024-04-11 00:00:00 |
| 页数 | 15 |
| 起草单位 | 中国电子技术标准化研究院、华进半导体封装先导技术研发中心有限公司、中国航天科技集团公司第九研究院第七七一研究所、青岛智腾微电子有限公司、珠海越亚半导体股份有限公司 |
| 起草人 | |
| 归口单位 | |
| 中国标准分类 | |
| 国际标准分类 | |
| 摘要 | 本文件规定了在芯片键合过程中使用多个叠层集成电路之间初始校准和校准保持的要求。定义了校准标记和操作步骤。本文件只适用于使用电耦合方法进行的芯片间校准。 |
| 适用范围 | |
| 关键词 | |
| 标准状态 | 有效 |
| 相关公告 | |
| 全文下载链接 |
 PDF(76M) 
|
您当前的位置：
GB 国家标准